隨著5G乃至6G研究的開展，對通訊帶寬的要求越來越大，因此通訊頻率不斷上升。在毫米波頻段，空氣損耗嚴(yán)重，波束賦形技術(shù)是提高覆蓋距離的必要技術(shù)。目前毫米波通訊中所采用的大規(guī)模相控陣需要在特定的面積內(nèi)集成大量有源通道。為了減小饋電損耗，毫米波前端往往與天線進行封裝集成，因而天線/天線陣的尺寸和間距限制了芯片的大小。隨著頻率的上升和天線陣列規(guī)模的增大，電磁波的波長與芯片的尺寸相比擬，有源通道數(shù)量不斷增加。尤其對于多芯片互連的異構(gòu)集成架構(gòu)的相控陣系統(tǒng)，芯片總面積可能大于相控陣模塊的面積，因而三維堆疊的低損耗高可靠射頻封裝形式成為目前研究的熱點。

本發(fā)明目的在于提供一種可組合式的三維多芯片封裝結(jié)構(gòu)，以實現(xiàn)高密度，低損耗以及高可靠性的射頻前端封裝技術(shù)。

本發(fā)明所述可組合式的三維多芯片封裝結(jié)構(gòu)，包括層疊設(shè)置的上轉(zhuǎn)接板和下轉(zhuǎn)接板；上轉(zhuǎn)接板和下轉(zhuǎn)接板之間留有間隙；上轉(zhuǎn)接板靠近下轉(zhuǎn)接板的側(cè)面設(shè)有上再布線層；上轉(zhuǎn)接板上端面設(shè)有電磁屏蔽層，上再布線層中部向上轉(zhuǎn)接板內(nèi)延伸后設(shè)置第一芯片；上轉(zhuǎn)接板靠近邊緣位置設(shè)有垂直貫通的Via，在第一芯片底部設(shè)置若干Via連通上再布線層下端面；下轉(zhuǎn)接板靠近上轉(zhuǎn)接板的側(cè)面設(shè)有下再布線層；下再布線層靠近下轉(zhuǎn)接板邊緣的部分向下轉(zhuǎn)接板內(nèi)部凹陷，分別設(shè)置兩塊以上的下層芯片，使所有下層芯片均與第一芯片在垂直方向上錯開；下轉(zhuǎn)接板設(shè)有若干Via分別通過焊球?qū)?yīng)連通上轉(zhuǎn)接板的所有Via。

本發(fā)明所述可組合式的三維多芯片封裝結(jié)構(gòu)，其優(yōu)點在于：封裝形式多樣實用，包括埋入式無源器件IPD、異質(zhì)結(jié)構(gòu)芯片、多層封裝以及TSV/TGV等形式，為多樣化多需求的系統(tǒng)封裝提供了可靠的結(jié)構(gòu)。

其中，采用錯開形式的三維結(jié)構(gòu)，尤其在多芯片的射頻封裝中，可以有效避免芯片有源面之間耦合的影響。采用埋入式IPD技術(shù)，占用面積小，可以進行電源去耦和調(diào)整阻抗匹配等，同時因為IPD寄生參數(shù)非常小,進一步提高了電路的精確度和可靠性。因下層芯片為毫米波前端芯片，采用III?V族工藝實現(xiàn)，功耗較大，因此放在下層，通過采用封裝熱沉或通過通孔導(dǎo)熱的散熱機制，極大提高了該封裝結(jié)構(gòu)的散熱性能。在這種結(jié)構(gòu)下，下轉(zhuǎn)接板不僅起到提供散熱的作用，還可以提供芯片的支撐和保護，提高可靠性。采用TSV/TGV技術(shù)，極大縮短了芯片間走線互連的距離，降低了傳輸損耗與時延，保證了信號傳輸?shù)耐暾浴７庋b熱沉和通孔還有個作用就是要接地，所以也需要高電導(dǎo)率的金屬。因為下層的前端芯片一般為III?V族功率放大器或包含功率放大器的前端模組，一般背面是金屬化的，需要良好接地。

其中可組合式的優(yōu)勢在于其上下層可以分別進行加工，單獨測試，再組裝起來。具有縮短加工周期，提高最終成品的良率的優(yōu)勢。靈活度提高，可重用性好，比如，下層芯片改版后再重新組合的話，上層的芯片可以重復(fù)使用。對頂部天線的形式和工藝(如LTCC或HDI等)不限，只要接口一致，均可與本專利所實現(xiàn)的前端芯片封裝實現(xiàn)互連。上下層轉(zhuǎn)接板有一定的空隙，可降低芯片間相互干擾。

下轉(zhuǎn)接板的設(shè)計特點，改變了傳統(tǒng)射頻芯片封裝方案?，F(xiàn)有的射頻前端芯片往往是靠近天線以減小傳輸損耗，通常直接安裝在天線封裝層下表面，但是焊球與芯片在同一水平面上，這就不得不使焊球高度大于芯片厚度，進而產(chǎn)生大直徑焊球而無法達到高密度I/O的需求。同時，在多芯片封裝中，因芯片厚度可能存在差異，當(dāng)對這些芯片進行封裝熱沉處理時，會產(chǎn)生額外的工藝要求。本發(fā)明將射頻前端的各下層芯片下移到下轉(zhuǎn)接板中，焊球與下層芯片分別在不同水平面，互不干擾，有效避免了大直徑焊球的需求，從而提高了I/O的密度。在多芯片封裝的散熱上，也無需去考慮不同芯片的高度差異。